DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2000 EPO. All rts. reserv.

8117589

Basic Patent (No,Kind,Date): JP 63104026 A2 880509 <No. of Patents: 001> MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: NIPPON ELECTRIC CO

Author (Inventor): OTA KENICHI

IPC: *G02F-001/133;

JAPIO Reference No: 120350P000033 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63104026 A2 880509 JP 86251010 A 861021 (BASIC)

Priority Data (No,Kind,Date): JP 86251010 A 861021 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02487126 **Image available**

MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

63-104026 [JP 63104026 A]

PUBLISHED:

May 09, 1988 (19880509)

INVENTOR(s): OTA KENICHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-251010 [JP 86251010]

FILED:

October 21, 1986 (19861021)

INTL CLASS:

[4] G02F-001/133; G02F-001/133

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS) Section: P. Section No. 760, Vol. 12, No. 350, Pg. 33,

JOURNAL:

September 20, 1988 (19880920)

ABSTRACT

PURPOSE: To uniformly execute an orientation processing on a display electrode, and to eliminate an uneven display by flattening a passivation layer by an etchback method.

CONSTITUTION: A gate electrode 2 and a gate insulating layer 3 are laminated on a transparent substrate 1, and a semiconductor layer 4 is provided thereon. Also, a source electrode 6, a drain electrode 5, and a display electrode 7 connected to the source electrode are provided, thereafter, silicon nitride is formed as a passivation layer 8 on the whole surface, and also, a resist 9 is applied, and a flat shape is obtained by relaxing a level difference by viscosity. Subsequently, plasma etching under the condition that etching speeds of the passivation layer 8 and the resist 9 become the same is executed up to the surface of a low part of the passivation layer 8, and by adopting such an etchback method, flattening is executed. It can be executed to apply an oriented film 10 onto the passivation layer 8, and to perform a uniform orientation processing to the whole surface on the display electrode 7.

⑩ 日本国特許厅(JP)

① 特許出 題 公 開

昭63-104026

四公開特許公報(A)

Wint Cl.4

識別配号

厅内整理番号

四公開 昭和63年(1988)5月9日

G 02 F 1/133 3 2 7 3 0 3

8205-2H 7370-2H

寒を請求 未請求 発明の数 1 (全4頁)

母発明の名称

液晶表示装置の製造方法

頭 昭61-251010 印符

頤 昭61(1986)10月21日 金出

の発 眀 奢 塱

人

健

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号 日本電気株式会社

理 19代

分出

弁理士 内 原

1. 発明の名称

液晶表示基準の製造方法

2 特許請求の範囲

透明岩板上に薄膜トランジスタを形成し、該薄 斑トランジスタをパッシベーション層で被催した 後、配向腹を塗布し配向処理を施した液晶表示袋 煙の製造方法において、前記パッシベーション層 形成後レジスト層を塗布しアラズマエッチングに より試レジスト階と波パッシペーション層表面と をエッチングして、前記パッシペーション層の表 面を予選にしたことを特徴とする液晶表示装置の 製造方法。

3. 発明の評細を説明

〔 選葉上の利用分野.〕

本発明は液晶表示発電用電視過磁の製造方法に 関し、特に電極器板の平坦化に関する。

〔従来の技術〕

従来、液晶表示要或用は極基板はあ3四の断面 図によって示される工程にて作製される。まず迅 明孟板1上にゲート電包2を金瓜にて形成し、そ の上にゲート絶殺層3、半導体層4を形成する。 ゲート砲線層3としては氫化シリコンを、半導体 眉もとしてはアモルファスシリコンをそれぞれブ ヲメャCVD法を用いて形成する。その後、ドレ イン電磁5、ソース電磁6を金組で形成し薄膜ト ランジスまが作製される(第3図回)。

次にソース電話と連たる要示電響フを透明電響 **展で形成し、パッシベーション居るを形成する** (第3図(b))。

この後、全面を配向膜10で被覆する。配向膜 10はポリイミドを塗布受成したものが用いられ る(第3図は)。

その後、この様に作型された促煙基板に配向処 悪を施す。とれは、この重選基根を用いて液晶襞 示装度を構成する場合、電磁器板上に築して設け られる液晶の分子を一方向に配向せしめる為のも

のである。突厥には第4図(a)に示される様に、回転している構布ローラー12で配向護10疾而をとすり、配向膜10の表面に無数のは紹なキズ13を作る。第4図(b)に、電極番板の平面図であるが、通常、液晶表示疾煙の視角依存性の点から配向のキズ13は斜めにつけられる。

[発明が解決しようとする問題点]

ここで、通常各層の厚さはゲート電話2が1,000 Å、半導体層4が3,000Å、ドレイン電理5及びソース電極6が2300Å、表示電極9が800Å、ペッシベーション層8が2,000Åであり、また配向膜は800Åである。よって第3図(c)より明らかな様に、ドレイン電塩5及びソース電低6の上のペッシベーション層8の表面と表示電極7の上のペッシベーション層8の表面との高低器は5,700 Å(=1,000Å+3,000Å+2,500Å-800Å)となる。この上に配向誤10が被預されるが、800Å程度ではほとんど設差の緩和に役立たない。

との為、ドレイン包括5及びソース電低6の近 例では、表示電低1上に結布ローラー12が落ち

レイン電極 5 とソース電極に連続する表示電極 7 を設けた後、全要面にパッシベーション層 8 として型化シリコンをブラズマ C V Dにて 6000 Å 形
成し、更にレジスト 9 を約1 4 塗布した。レジスト 9 は粘性により設置を緩和して平均を形状とたる。この時レジスト 9 の装面の高低差は 1000 Å
程度となった。

その後CFA+O: ガス系による気化シリコンのパッションが8とレジスト9とのエッチンク選性が同一とたる条件でのアラズマエッチングをパッション層8の低い部分の表面ではたった。この様なエッチがプロファイルが3とといいまり、レジスト9の表面でプロファイルが1000A程度の平均化が発現される(は1内内)とこの量化シリコン級のエッチがプロスを関しては、13Iの多層配数にかり容易に行なえる技術である。(例えば電子材料1985年6月p86~p21 其号, 井上)。

及さず、配向のキメ13は第4回(b)の研になり配向不良となる領域14が存在し、投示过医7上全面に一様にはつかない。この様を配向処理を改された道感面板を用いて液晶表示器値を構成した場合、要示道極7上のキメ13のない部分が配向不良部となり、目視上では要示ムラとして現われる。(問題点を解決するための手段)

本発明の液晶表示装置用電極器板の製造方法においては、海膜トランジスタと表示電路とが形成された器板上にバッンペーション層とレジスト層とを塗布し、ブラズマニッチングによりレジスト層とパッシペーション層との表面をエッテングして平坦なパッシペーション層を得るようにしている。

(吳宠例)

以下、本発明について図面を参照して説明する。 第1図は本発明の一実施例の工程を示す所面図 である。第1図(a)に示される様に、透明茜板1上 にゲート電弧2とゲート絶線層3とを積層し、そ の上に半導体層4を設け、さらにソース電流・ド

次に、第1図(c)に示すように、パッシペーション暦8上に配向膜10を登布した。健癌基板の表面の設益は高々1,000Åであるが、800Åの配向 腹10の塗布でこの設益はさらに扱和されている。 この後配向膜10上を配向処理したところ表示電 極1上全面に均一を配向処理を過すことが出来た。

第2四は本発明の他の実施例の新面図である。

 ず)を設けて第1図の実施例同様エッチバック伝によりパッシペーション暦8を平坦にする。次にソース軍程6上のパッシペーション暦にコンタクトホール11をあけた。

次に、第2図(b)に示すように、一部分がコンタクトホール11を被覆する様に表示電極1を形成した。

並後に配向製10を塗布し(第2図(c))、綿布ローラー12による配向処理を施した。かかる契施例にかいては、表示意で7が配向製10の下に位置し液晶への遺圧印加に対しパッシペーション層8の影響を受けずにすみ、かつ第1図の実際制同様、表面製売が少ない為、均一な配向処理が突現出来た。

(発明の効果)

以上説明したように本名明はパッシペーション層をエッテパック法により平坦化することにより表示電極上の配向処理を均一に出来、表示ムラをなくすことが可能となった。


4 図面の簡単な説明


第1図(a)~(c)は本発明の一突施例を工程度に示した断面図、第2図(a)~(c)は本発明の他の実施例を工程度に示した断面図、第3図(a)~(c)は従来方法を工程度に示した断面図、第4図は従来方法の配向処理方法を示したもので、同図(a)は配向処理工程の断面図、同図(b)は配向処理との基板の平面図である。

1 ……透明基板、2 ……ゲート電板、3 ……ゲート絶縁層、4 ……半導体層、5 ……ドレイン電径、6 ……ソース電径、7 ……表示電弧、8 ……パッシベーション層、9 ……レジスト層、10 ……配向膜、11 ……コンタクトホール、12 ……路布ローラー、13 ……ギズ、14 ……配向不且となる傾収。

代理人 弁理士 内 原







-155-



